一覧に戻る

タイトル
  • en A global code scheduling technique using guarded PDG
作成者
    • Koseki, Akira
    • Komatsu, Hideaki
    • Fukazawa, Yoshiaki
権利情報
  • Copyright: Institute of Electrical and Electronic Engineers (IEEE)
主題
  • NDC 007.6406
  • LCSH Parallel processing (Electronic computers)--Congresses
  • LCSH Computer algorithms--Congresses
  • LCSH Computer architecture--Congresses
内容注記
  • Other text
出版者 Institute of Electrical and Electronic Engineers
日付
    Issued1995-04
言語
  • eng
資源タイプ journal article
資源識別子 HDL http://hdl.handle.net/2065/818 , URI https://waseda.repo.nii.ac.jp/records/17301
関連
  • IEEE CNF
収録誌情報
  • Algorithms and Architectures for Parallel Processing, 1995. ICAPP 95. IEEE First ICA/sup 3/PP. IEEE First International Conference on
  • 巻Volume 2 開始ページ661 終了ページ669
ファイル
    • 00472253.pdf
    • 596.6 kB (application/pdf)
      • Available2016-11-25
コンテンツ更新日時 2023-11-13